1. 게이트 지연 시간 분석 (이미지 1 변형)

문제: 아래의 논리 함수를 게이트로 구현하고 지연 시간을 계산하라.

$$F = (A \cdot B) + \overline{(C + D)} \cdot E$$

- **조건 i:** 모든 입력(A, B, C, D, E)은 보수($\overline{A}$ 등)와 비보수 형태가 모두 제공된다고 가정한다.
- **조건 ii:** 각 게이트(AND, OR, NOT)의 지연 시간은 모두 $1\Delta t$로 동일하다.
- **질문:** 입력 C에서 출력 F까지달하는 **최대 지연 시간**을 구하라.

회로를 진짜 그림 형태 (이미지)로 그려줘

이미지 생성됨



✅ 1번. 게이트 지연 시간

주어진 식

$$F = (A \cdot B) + \overline{(C + D)} \cdot E$$

C → F 경로만 추적

C가 영향을 주는 경로:

```
C → OR → NOT → AND → OR → F
```

게이트 단계별

1. $C + D$ → OR (1Δt)
2. $\overline{(C + D)}$ → NOT (1Δt)
3. $\overline{(C + D)} \cdot E$ → AND (1Δt)
4. 전체 합 → OR (1Δt)

총 지연

$$\boxed{4\Delta t}$$

2. n-비트 2의 보수기 설계 (이미지 2 변형)

문제: n-비트 숫자의 **1의 보수(1's Complement)**를 구한 뒤 1을 더하는 방식이 아니라, **"오른쪽에서 첫 번째로 나타나는 1을 찾고 그 왼쪽 비트들을 모두 반전"**시키는 논리 회로를 설계하고자 한다.

- **a.** 이 기능을 수행하는 1비트 모듈을 설계하라. (입력: a_i, 이전 단계에서 1이 발견되었는지를 나타내는 신호 $found_{i-1}$ / 출력: b_i, 다음 단계로 보낼 신호 $found_i$)
- **b.** NAND 게이트만을 사용하여 해당 1비트 모듈을 구현하라.
- **c.** 4-비트 입력에 대해 이 회로가 가질 수 있는 최악의 경우(Worst-case) 지연 경로를 설명하라.

✅ 2번. n-bit 2의 보수기

핵심 아이디어

- 오른쪽부터 처음 1을 만나기 전까지는 그대로
- 그 이후는 반전

(a) 1비트 모듈 설계

입력

- a_i
- $found_{i-1}$

출력

- b_i
- $found_i$

동작 정리

found_{i-1}	a_i	b_i	found_i
0	0	0	0
0	1	1	1
1	0	1	1
1	1	0	1

식

- $b_i = a_i \oplus found_{i-1}$
- $found_i = found_{i-1} + a_i$

XOR 구현 (NAND 4개)

```
XOR(a, f):

t1 = NAND(a, f)
t2 = NAND(a, t1)
t3 = NAND(f, t1)
b_i = NAND(t2, t3)
```

OR 구현 (NAND)

$$found_i = a_i + found_{i-1}$$

→ 드모르간:

$$= \overline{\overline{a_i} \cdot \overline{found_{i-1}}}$$

```
a' = NAND(a, a)
f' = NAND(f, f)
found_i = NAND(a', f')
```

(c) Worst-case 지연

최악 상황

- MSB까지 계속 전달됨 (모든 비트가 0, 마지막에 1 등장)

경로

```
LSB → found 전달 → MSB까지 ripple
```

결과

$\boxed{O(n)}$ (선형 지연)

3. 디코더를 이용한 논리 함수 구현 (이미지 3 변형)

문제: 3-to-8 Active-high 출력 디코더와 **NAND 게이트**만을 사용하여 다음 두 함수를 동시에 구현하고자 한다.

- $$X(a, b, c) = \sum m(0, 2, 4, 6)$$
- $$Y(a, b, c) = \prod M(1, 3, 5, 7)$$
- **질문:** X와 Y를 출력하기 위해 디코더의 어떤 출력 핀들을 NAND 게이트에 연결해야 하는지 진리표를 작성하고 논리식을 간단히 하라.

✅ 3번. 디코더 + NAND

주어진 함수

X

$$X = \Sigma m(0, 2, 4, 6)$$

→ 짝수 인덱스 → c=0일 때

$$X = \overline{c}$$

Y

$$Y = \Pi M(1, 3, 5, 7)$$

→ 1,3,5,7에서 0 → 나머지 1

즉,

$$Y = \Sigma m(0, 2, 4, 6)$$

$$Y = \overline{c}$$

디코더 출력

3-to-8 디코더 → 출력 $D_0 \sim D_7$

필요한 출력:

```
D0, D2, D4, D6
```

NAND 연결

X

$$X = NAND(D_0, D_2, D_4, D_6)$$

Y

$$Y = NAND(D_0, D_2, D_4, D_6)$$

결론

$$\boxed{X = Y = \overline{c}}$$

4. 멀티플렉서(MUX)를 이용한 설계 (이미지 4 변형)

문제: 4**-to-**1 **멀티플렉서** 1개와 최소한의 인버터(NOT 게이트)만을 사용하여 다음 4변수 함수를 구현하라.

$$f(A, B, C, D) = \sum m(1, 3, 4, 7, 10, 12, 13, 15)$$

- **조건:** A와 B를 MUX의 선택 입력(Selection lines) S_1, S_0로 사용한다.
- **질문:** MUX의 각 데이터 입력단(I_0, I_1, I_2, I_3)에 연결되어야 할 값($0, 1, C, \overline{C}, D, \overline{D}$ 등)을 결정하라.

✅ 4번. MUX 설계

주어진 함수

$f(A, B, C, D) = \Sigma m(1, 3, 4, 7, 10, 12, 13, 15)$

선택선

- $S_1 = A$
- $S_0 = B$

경우 나누기 (AB 기준)

AB = 00 → I_0

minterms: 0~3
→ (1,3)

C D	f
00	0
01	1
10	0
11	1

→ $f = D$

$I_0 = D$

AB = 01 → I_1

minterms: 4~7
→ (4,7)

C D	f
00	1
01	0
10	0
11	1

→ XNOR

$$I_1 = \overline{C \oplus D}$$

AB = 10 → I_2

minterms: 8~11
→ (10)

C D	f
00	0
01	0
10	1
11	0

→

$$I_2 = C \cdot \overline{D}$$

AB = 11 → I_3

AB = 11 → I_3

minterms: 12~15
→ (12,13,15)

CD	f
00	1
01	1
10	0
11	1

→

$$I_3 = \overline{C} + D$$

최종 MUX 구성

```
A B
      ↓ ↓
    ┌──────────┐
I0=D ┤          │
I1=C⊙D ┤ 4:1 MUX ├ → f
I2=C·D' ┤        │
I3=C'+D ┤        │
    └──────────┘
```